DEEP RESEARCH · 반도체 HBM
HBM 사이클과 소부장: 왜 수혜가 좁아졌나
전공정 미세화에서 후공정 통합으로 넘어가며 투자 수혜가 패키징·테스트 병목으로 집중되는 구조를 정리한다.
0. 결론 먼저
엔비디아와 SK하이닉스는 신고가를 경신하는데 대부분의 소부장이 소외되는 이유는 반도체 게임의 규칙이 바뀌었기 때문이다. 과거는 ‘누가 더 작게 만드나’의 미세화 경쟁이었고, 지금 HBM은 ‘누가 더 잘 쌓고, 잇고, 검사하나’의 통합 경쟁이다.
어제 선진짱님 텔레그램 음성채팅을 듣고 소부장 관련 말씀을 정리해둔 글이다.
1. 투자 무게중심: 전공정에서 후공정으로
과거 D램 사이클의 핵심은 전공정에서 회로 선폭을 20나노에서 10나노, 더 나아가 EUV를 활용한 7나노 이하로 줄이는 미세화였다. 노광, 식각, 증착 등 웨이퍼 제조 거의 모든 단계에 새 장비와 소재가 필요했고, 소부장 전반이 함께 수혜를 받았다.
HBM은 다르다. 이미 만들어진 D램 다이를 수직으로 12단, 16단까지 쌓고 TSV와 수천 개의 마이크로 범프로 연결하는 후공정 첨단 패키징이 핵심이다. 그래서 투자의 무게중심이 전공정 전반에서 후공정의 특정 병목 구간으로 쏠린다.
2. 병목 공정: 패키징과 테스트
공식 사실: 원문은 SK하이닉스가 MR-MUF 공법으로 수율과 열 방출 성능을 높여 시장을 선점했고, 전통적인 TC-NCF 방식을 고수한 경쟁사들은 수율 문제를 겪었다고 정리했다.
공식 사실: HBM은 여러 D램 다이를 쌓아 만들기 때문에 12개 다이 중 하나라도 불량이면 수천 달러 GPU를 포함한 전체 패키지를 폐기할 수 있다. 최종 수율은 각 부품 수율의 곱으로 결정되므로 KGD, 즉 Known Good Die 선별이 중요하다.
MR-MUF·TC 본더·MUF 소재
잘 쌓고 붙이는 능력이 제품 성패를 가른다.
KLA·Onto Innovation·Camtek
TSV 깊이, 범프 높이, 층 정렬을 나노미터 단위로 확인한다.
리노공업·FormFactor
수천 개의 미세 HBM I/O에 손상 없이 접촉해 고속 신호를 검사한다.
3. 가치사슬: 소수에게 집중되는 부가가치
해석: AI 칩의 최종 승자인 엔비디아, HBM 공급을 주도하는 SK하이닉스가 가장 큰 이익을 가져가고, 그 아래에서는 패키징과 테스트 병목 공정의 장비·소재 기업이 협상력을 얻는다. 반면 범용 전공정 장비와 소재 기업은 HBM 프리미엄의 직접 수혜를 받기 어렵다.
근본 원인은 메모리 월이다. CPU/GPU 연산 속도를 메모리 대역폭이 따라가지 못하는 문제를 풀기 위해, 단순 용량 확대가 아니라 GPU와 메모리 사이 데이터 통로를 넓히는 HBM이 필요해졌다.
4. 다음 단계
앞으로 HBM이 16단 이상으로 쌓이고 하이브리드 본딩 같은 차세대 기술이 도입되면 선택과 집중은 더 심화될 가능성이 높다. 현재 소부장 업계의 주가 양극화는 일시적 현상이라기보다 AI 시대 반도체 기술 패러다임의 구조 변화로 이해하는 편이 맞다.
출처
- 원문: 네이버블로그 223923447133