DEEP RESEARCH · 실리콘 포토닉스

광반도체와 실리콘 포토닉스: CPO, COUPE, SoIC로 읽는 병목 해소 기술

칩 간 연결 병목을 줄이기 위한 광전환, 패키징, 하이브리드 본딩 생태계 정리

작성일: 2024-12-30 · 반도체 기술 스터디 · 네이버블로그

투자 판단의 책임은 본인에게 있습니다. 본 자료는 리서치이며 매수·매도 추천이 아닙니다.

0. 결론 먼저

칩 간 연결은 항상 병목 구간이다. 전기 신호를 빛으로 바꾸는 실리콘 포토닉스와, 이를 프로세서 패키지 안으로 끌어들이는 CPO는 AI 데이터센터와 고성능 컴퓨팅에서 계속 집중해야 할 기술이다.

공식 사실: 링크된 기사 제목은 TSMC가 광 반도체 경쟁의 포문을 열고 전방위 협력체계 구축에 나섰다는 내용이다. 기사 요약에는 TSMC가 내년 양산을 앞두고 공급망을 구축하고, 삼성전자와 인텔도 시장에 가세할 예정이라는 설명이 포함되어 있다.

AI 데이터센터 병목칩 간 데이터 이동 속도와 전력 소모

전기 신호기존 전송 한계

실리콘 포토닉스전기 신호를 빛으로 변환

CPOXPU와 광학 엔진을 패키지 내 통합

효율 개선전력 소모와 지연 감소

목표: 고속·고효율 데이터 처리

실리콘 포토닉스는 전기 신호를 빛으로 변환해 데이터 전송을 수행하는 기술이다.
CPO, 즉 Co-Packaged Optics는 프로세서(XPU)와 광학 엔진을 하나의 패키지 안에 통합해 데이터 전송 효율을 높이는 기술이다.
실리콘 포토닉스는 CPO 구현의 핵심 기술이고, CPO는 프로세서와 광학 엔진 간 물리적 거리를 줄여 데이터 전송 효율을 극대화한다.

COUPE

TSMC의 CPO 플랫폼으로, 전자 집적 회로(EIC)와 광 집적 회로(PIC)를 SoIC-X 칩 패키징 기술로 적층해 통합한다.

SoIC

TSMC의 3D 적층 기술로, 마이크로 범프 없이 TSV를 활용해 칩을 수직으로 쌓고 고속 연결을 구현한다.

연관성

COUPE는 SoIC의 하이브리드 본딩을 활용해 전자 및 광 집적 회로를 통합하고, 데이터 전송 효율을 높이며 전력 소모를 줄인다.

단계	핵심 내용	관련 장비
Preparation	웨이퍼와 다이에 절연체와 구리 배선을 증착하고 CMP로 표면을 평탄화한 뒤 플라즈마 활성화로 표면 처리	CMP 및 세정 장비, 계측 장비
Bonding	정렬된 웨이퍼와 다이를 일정 온도에서 결합해 절연층 간 본딩 형성	하이브리드 본더, 나노미터 단위 정밀 계측 장비
Annealing	접합 후 수소 어닐링으로 결합 강도를 높이고 빈틈 제거	어닐링 장비
Dicing	웨이퍼를 개별 다이로 분리	레이저 다이싱 장비

엔비디아는 2020년 멜라녹스 인수를 통해 실리콘 포토닉스 분야에 진출했고, TSMC 및 브로드컴과 협력해 AI 데이터센터용 실리콘 포토닉스 기술을 개발 중이다.
TSMC는 COUPE와 SoIC 기술을 통해 실리콘 포토닉스 기반 패키징 솔루션을 제공하고, AI 및 고성능 컴퓨팅(HPC) 분야 적용을 확대하고 있다.
Corning은 광학 유리 및 광섬유 기술을 기반으로 실리콘 포토닉스 관련 부품을 공급하며, 2025년부터 Optical 매출이 본격화될 것으로 전망된다고 정리했다.

해석: 데이터센터와 AI 연산 환경에서 효율성 향상이 중요해질수록, 실리콘 포토닉스와 관련 장비의 중요성은 더 부각될 가능성이 높다.

실리콘 포토닉스, CPO, SoIC, 글라스기판, FO-PLP까지 이어지는 자료를 함께 남긴다. 이 주제는 전공정 미세화만으로 해결하기 어려운 데이터 이동 병목을 패키징과 광전환으로 풀어가는 흐름으로 봐야 한다.